

第 14 章 触发器和时序逻辑电路

14.1 双稳态触发器


14.2 寄存器*

14.3 计数器

14.4 由555定时器组成的单稳态和无稳态触发器*

时序逻辑电路


——触发器是其基本单元



Q 和 $\bar{Q}$ 的值是多少?



Q 和 $\bar{Q}$ 的值不仅取决于当前的输入信号，而且还取决于其原来的状态。

——具有记忆功能



触发器：指的是具有两种输出状态的基本单元

触发器的分类：




14.1 双稳态触发器

14.1.1 RS 触发器


1. 基本 RS 触发器

1) 逻辑图(电路结构)



逻辑符号:


低电平有效



Q 、 $\overline{Q}$ 两
互补输出端

两个稳态 $\begin{cases} Q = 0, \overline{Q} = 1 & \text{"0"态(复位状态)} \\ Q = 1, \overline{Q} = 0 & \text{"1"态(置位状态)} \end{cases}$


2) 工作原理



令 Q_n : 原来的状态, 原态
 Q_{n+1} : 新的状态, 次态

输入		输出		功能
$\overline{S_D}$	$\overline{R_D}$	Q_n	Q_{n+1}	
1	0	0 1	0 0	置 "0"
0	1			
1	1			
0	0			


2) 工作原理



令 Q_n : 原来的状态, 原态
 Q_{n+1} : 新的状态, 次态

输入		输出		功能
$\overline{S_D}$	$\overline{R_D}$	Q_n	Q_{n+1}	
1	0	0 1	0 0	置 "0"
0	1	0 1	1 1	置 "1"
1	1			
0	0			


2) 工作原理



令 Q_n : 原来的状态, 原态
 Q_{n+1} : 新的状态, 次态

输入		输出		功能
$\overline{S_D}$	$\overline{R_D}$	Q_n	Q_{n+1}	
1	0	0 1	0 0	置 "0"
0	1	0 1	1 1	置 "1"
1	1	0 1	0 1	保持
0	0			


2) 工作原理



令 Q_n : 原来的状态, 原态
 Q_{n+1} : 新的状态, 次态

输入		输出		功能
$\overline{S_D}$	$\overline{R_D}$	Q_n	Q_{n+1}	
1	0	0 1	0 0	置 "0"
0	1	0 1	1 1	置 "1"
1	1	0 1	0 1	保持
0	0	0 1	× ×	禁用

为何 $S_D=0$, $R_D=0$ 禁用?



G_1 先翻, “0”态

G_2 先翻, “1”态


同时变为 “1”
时, 由于与非门的翻转时间不可能完全相同, 触发器状态可能是 “1”态, 也可能是 “0”态, 不能根据输入信号确定输出状态。

3) 基本 RS 触发器状态表

$\overline{R}_D$	$\overline{S}_D$	Q
0	1	0
1	0	1
1	1	不变
0	0	禁用

4. 波形图


已知：初态 $Q=0$




存在问题：不受时钟控制。

二、可控 RS 触发器

1. 逻辑图(电路结构)



逻辑符号:



CP : 时钟输入端


S : 置位端

R : 复位端

$\overline{S}_D$: 直接置位端

$\overline{R}_D$: 直接复位端

2. 工作原理



$\overline{S_D}$, $\overline{R_D}$ 用于预置触发器的初始状态。

工作过程中应处于高电平，对电路工作状态无影响。

当 $CP = 0$ 时 $\rightarrow$ R , S 输入状态不起作用，
触发器状态不变

当 $CP = 1$ 时 $\rightarrow$ 触发器状态由 R , S
输入状态决定。


3. 可控 RS 触发器状态表

CP	S	R	Q_R	Q_{Q+1}	功能
0	0	×	0	保持	保持
	×	×	1	1	
1	1	0	1	0	置 "1"
		0	0	保持	
	0	1	1	禁用	置 "0"
		1	0	0	
	0	0	0	0	保持
		0	1	1	
	1	1	0	×	禁用
		1	1	×	

基本RS 触发器状态表

$\overline{S}_D$	$\overline{R}_D$	Q
1	0	0
0	1	1
0	0	禁用
1	1	保持

例1：画出可控 $R-S$ 触发器的输出波形。



CP	S	R	Q
0	×	×	保持
1	1	0	1
	0	1	0
	0	0	保持
	1	1	禁用


可控R-S触发器受时钟控制。

还有其它问题吗？

空翻现象：

当时钟脉冲过宽时，在一个时钟脉冲期间触发器翻转一次以上。

例2：



空翻

<i>CP</i>	<i>S</i>	<i>R</i>	<i>Q</i>
0	×	×	保持
1	1	0	1
	0	1	0
	0	0	保持
	1	1	禁用

可控 *RS* 触发器存在：空翻问题、禁用问题

克服办法：采用 *JK* 触发器或 *D* 触发器

三、JK 触发器

1. 逻辑图(电路结构)

主从一致

1

1


0

0

<i>CP</i>	<i>S</i>	<i>R</i>	<i>Q</i>
0	×	×	保持
1	1	0	1
	0	1	0
	0	0	保持
	1	1	禁用

三、JK 触发器

1. 逻辑图(电路结构)




直接置1

直接清0

三、JK 触发器

1. 逻辑图(电路结构)


互补时钟控制：克服空翻
(主、从触发器不能同时翻转)



三、JK 触发器

1. 逻辑图(电路结构)


反馈线：克服禁用



CP	S	R	Q
0	×	×	保持
1	1	0	1
	0	1	0
	0	0	保持
	1	1	禁用

3. 状态表

CP	J	K	Q_n	Q_{n+1}	功能
 (下降沿)	1	0	$\begin{matrix} 0 \\ 1 \end{matrix}$	$\begin{matrix} 1 \\ 1 \end{matrix}$	置“1”
	0	1	$\begin{matrix} 0 \\ 1 \end{matrix}$	$\begin{matrix} 0 \\ 0 \end{matrix}$	置“0”
	0	0	$\begin{matrix} 0 \\ 1 \end{matrix}$	$\begin{matrix} 0 \\ 1 \end{matrix}$	保持
	1	1	$\begin{matrix} 0 \\ 1 \end{matrix}$	$\begin{matrix} 1 \\ 0 \end{matrix}$	计数




可控RS 触发器状态表


CP	S	R	Q
0	×	×	保持
1	1	0	1
	0	1	0
	0	0	保持
	1	1	禁用

3. 状态表


CP J	J K	Q_n Q_{n+1}	Q_{n+1} Q_n	功能
		0 1	1 1	置“1”
		0 1	0 0	置“0”
		0 1	0 1	保持
		0 1	1 0	计数



4. 逻辑符号




例2：画出 JK 触发器的输出波形。设初始状态为“0”态。



J	K	Q_{n+1}
0	0	Q_n
0	1	0
1	0	1
1	1	$\overline{Q_n}$

四、 D 触发器

1. 逻辑图(电路结构)




3. 状态表

CP	D	Q_n	Q_{n+1}	功能
 (上升沿)	0	$\begin{matrix} 0 \\ 1 \end{matrix}$	$\begin{matrix} 0 \\ 0 \end{matrix} \} 0$	置 "0"
	1	$\begin{matrix} 0 \\ 1 \end{matrix}$	$\begin{matrix} 1 \\ 1 \end{matrix} \} 1$	置 "1"

特性方程:


$$Q_{n+1} = D$$

4. 逻辑符号





时钟上升
沿翻转

例：画出 D 触发器工作波形图。




CP	J K	Q_{n+1}
 (下降沿)	1 0	1
	0 1	0
	0 0	Q_n
	1 1	$\overline{Q_n}$

CP	D	Q_{n+1}
 (上升沿)	0	0
	1	1




五、 触发器逻辑功能的转换

1. 将JK触发器转换为 D 触发器




仍为下降沿翻转



CP	J	K	Q_{n+1}
(下降沿)	1	0	1
	0	1	0
	0	0	Q_n
	1	1	$\overline{Q_n}$

CP	D	Q_{n+1}
上升沿 还是下降沿?	0	0
	1	1

2. 将JK触发器转换为T触发器



T 触发器的逻辑状态表:


T	Q_n	Q_{n+1}	功能
0	0 1	0 1	Q_n 保持
1	0 1	1 0	$\overline{Q_n}$ 计数

若将 T 接至高电平
($T=1$), 则变成 T' 触
发器。

T' 触发器


具有计数功能,
即每来一个时
钟脉冲就翻转
一次

3. 将D触发器转换为 T' 触发器



T' 触发器

具有计数功能，
即每来一个时钟脉冲就翻转一次




计数

状态表


计数脉冲	二进制数	
	Q_1	Q_0
0		
1		
2		
3		
4		

小结:


可控RS触发器




JK触发器




D触发器



T 触发器




T' 触发器




时序逻辑电路分析

异步




同步



时序逻辑电路分析

异步



状态表

计数脉冲	二进制数		
	Q_2	Q_1	Q_0
0	0	0	0
1			
2			
3			
4			
5			
6			
7			
8			

翻转条件:

F_2 F_1 F_0

Q_1 Q_0
由 0 由 0

来一个时钟翻转一次

二进制计数器


	Q_{n+1}
1	
0	
Q_n	
$\overline{Q_n}$	

时序逻辑电路分析

	$J、K$ 端逻辑表达式	
F0	$J_0 = K_0 = 1$	} 又称驱动方程
F1	$J_1 = K_1 = Q_0$	
F2	$J_2 = K_2 = Q_1 Q_0$	


计数脉冲	二进制数		
	Q_2	Q_1	Q_0
0	0	0	0
1			
2			
3			
4			
5			
6			
7			
8			

同步




同步

各触发器状态的变换和计数脉冲同步。




异步


每个触发器翻转的时间有先后，与计数脉冲不同步。




同步时序电路的分析过程



异步时序电路的分析过程



例1: 分析图示逻辑电路的逻辑功能，并画出各输出端的波形。设初始状态为“000”。



解: 由于计数脉冲同时加到各位触发器的时钟端上，所以为**同步计数器**。


(2) 列写状态表

CP	$J_2=\overline{Q_0}\overline{Q_1} \ K_2=1$	$J_1=Q_2 \ K_1=\overline{Q_0}$	$J_0=Q_2+Q_1 \ K_0=1$	Q_2	Q_1	Q_0
0	1 1	0 1	0 1	0	0	0
1	1 1	1 1	1 1	1	0	0
2	0 1	0 0	1 1	0	1	1
3	0 1	0 1	1 1	0	1	0
4	0 1	0 0	0 1	0	0	1
5				0	0	0

由表可知，经5个脉冲循环一次，为
同步五进制减法计数器。


CP	$J \quad K$	Q_{n+1}
	1 0	1
	0 1	0
(下降沿)	0 0	Q_n
	1 1	$\overline{Q_n}$

(3) 工作波形




CP	Q_2	Q_1	Q_0
0	0	0	0
1	1	0	0
2	0	1	1
3	0	1	0
4	0	0	1
5	0	0	0


同步时序电路的分析过程




异步时序电路的分析过程



例2：分析图示逻辑电路的逻辑功能,说明其用处。
设初始状态为“000”。





解：(1) 写出各触发器J、K端
和CP端的逻辑表达式

$$\begin{array}{lll}
 J_0 = \overline{Q_2} & K_0 = 1 & C_0 = CP \\
 J_1 = 1 & K_1 = 1 & C_1 = Q_0 \\
 J_2 = Q_0 Q_1 & K_2 = 1 & C_2 = CP
 \end{array}$$

由于计数脉冲没有同时
加到各位触发器上，所
以为异步计数器。

(2) 列写状态表


$$C_2 = C_0 = CP$$

$$CP_1 = Q_0$$

CP	$J_2 = Q_0 Q_1$	$K_2 = 1$	$J_1 = K_1 = 1$	$J_0 = \bar{Q}_2$	$K_0 = 1$	Q_2	Q_1	Q_0
0	0	1	1 1	1	1	0	0	0
1	0	1	1 1	1	1	0	0	1
2	0	1	1 1	1	1	0	1	0
3	1	1	1 1	1	1	0	1	1
4	0	1	1 1	0	1	1	0	0
5	0	1	1 1	1	1	0	0	0



由表可知，经5个脉冲循环一次，
异步五进制加法计数器。



(3) 工作波形



CP	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	0	0	0

例3：分析如图所示两个逻辑电路的逻辑功能。
设初始状态为“000”。





(a)

脉冲数	二进制数		
	Q_2	Q_1	Q_0
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	0	0

三位二进制(八进制)异步加法计数器

计数器：累计输入脉冲的个数。

用途：可用于定时、分频、时序控制等。

分 类：

1、按计数器的触发器是
否同时翻转

同步计数器

异步计数器

2、按计数器的数
字增减方式

加法计数器

减法计数器

可逆计数器

3、按计数器中数
字的编码方式


二进制计数器

二-十进制计数器

循环码计数器

74LS290 异步二-五-十进制计数器介绍


CT74LS290 功能表



输 入				输 出				功能
$R_{0(1)}$	$R_{0(2)}$	$S_{9(1)}$	$S_{9(2)}$	Q_3	Q_2	Q_1	Q_0	
1	1	×	0	0	0	0	0	清零
		0	×					
×	×	1	1	1	0	0	1	置9
×	0	×	0					计数
0	×	0	×					
0	×	×	0					
×	0	0	×					


- (1) R_{01} 、 R_{02} : 清零端;
- (2) S_{91} 、 S_{92} : 置9端;
- (3) CP_0 、 CP_1 : 计数脉冲输入端;
- (4) Q_0 、 Q_1 、 Q_2 、 Q_3 : 输出端;

74LS290 异步二-五-十进制计数器介绍



- (1) **二进制计数器**：只输入计数脉冲 CP_0 ，由 Q_0 输出；
- (2) **五进制计数器**：只输入计数脉冲 CP_1 ，由 $Q_1 \sim Q_3$ 输出；

74LS290 异步二-五-十进制计数器介绍





CT74LS290 功能表

输 入		输 出				功能		
$R_{0(1)}$	$R_{0(2)}$	$S_{9(1)}$	$S_{9(2)}$	Q_3	Q_2		Q_1	Q_0
1	1	×	0	0	0	0	0	清零
×	×	0	×	0	0	0	0	
×	×	1	1	1	0	0	1	置9
×	0	×	0					计数
0	×	0	×					
0	×	×	0					
×	0	0	×					

- (1) **二进制计数器**: 只输入计数脉冲 CP_0 , 由 Q_0 输出;
- (2) **五进制计数器**: 只输入计数脉冲 CP_1 , 由 $Q_1 \sim Q_3$ 输出;
- (3) **十进制计数器**: 将 Q_0 与 CP_1 相连, 输入计数脉冲 CP_0 , 由 $Q_0 \sim Q_3$ 输出

74LS290 异步二-五-十进制计数器介绍

一、电路结构



五进制计数器


(1) 二进制计数器：只输入计数脉冲 CP_0 ，由 Q_0 输出；

(2) 五进制计数器：只输入计数脉冲 CP_1 ，由 $Q_1 \sim Q_3$ 输出；


(3) 十进制计数器：将 Q_0 与 CP_1 相连，输入计数脉冲 CP_0 ，由 $Q_0 \sim Q_3$ 输出

74LS290型异步二-五-十进制计数器介绍


一、电路结构




二、逻辑功能




二、逻辑功能



二、逻辑功能



74LS290 异步二-五-十进制计数器介绍




CT74LS290 功能表


输 入		输 出				功能		
$R_{0(1)}$	$R_{0(2)}$	$S_{9(1)}$	$S_{9(2)}$	Q_3	Q_2		Q_1	Q_0
1	1	×	0	0	0	0	0	清零
×	×	0	×	0	0	0	0	置9
×	0	×	0					计数
0	×	0	×					
0	×	×	0					
×	0	0	×					

- (1) **二进制计数器**：只输入计数脉冲 CP_0 ，由 Q_0 输出；
- (2) **五进制计数器**：只输入计数脉冲 CP_1 ，由 $Q_1 \sim Q_3$ 输出；
- (3) **十进制计数器**：将 Q_0 与 CP_1 相连，输入计数脉冲 CP_0 ，由 $Q_0 \sim Q_3$ 输出

8421异步十进制计数器



五进制计数器



三、任意进制计数器

1、置零法(复位法)

——将计数器适当改接，利用其清零端进行反馈置“0”，可得到小于原进制的多种进制计数器。

例如：用一片74LS290可构成十以内的任意进制计数器


2、置数法

——适用于某些有并行预置数的计数器。

例如：74LS160或74LS161

1、置零法(复位法)

六进制计数器




当状态 0110(6)出现时，将 $Q_2=1, Q_1=1$ 送到复位端 $R_{0(1)}$ 和 $R_{0(2)}$ ，使计数器立即清零。状态 0110 仅瞬间存在。

0000 → 0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 清零


九进制计数器

当状态 1001 (9) 出现时，
将 $Q_3=1$, $Q_0=1$ 送到复位
端 $R_{0(1)}$ 和 $R_{0(2)}$ ，使计数器
立即清零。




七进制计数器

当状态 0111 (7) 出现时，
使计数器立即清零。




用两片74LS290可构成一百以内的任意进制计数器

例：构成六十进制计数器



2、置数法




74LS160
(同步十进制计数器)
74LS161
(同步十六进制计数器)


$\overline{\text{R}}_{\text{D}}$	CP	$\overline{\text{LD}}$	EP	ET	A ₃ A ₂ A ₁ A ₀	输出
0	×	×	×	×	×	0 0 0 0
1	↑	0	×	×	d ₃ d ₂ d ₁ d ₀	d ₃ d ₂ d ₁ d ₀
1	↑	1	1	1	×	计 数
1	×	1	0	×	×	保 持
1	×	1	×	0	×	保 持

2、置数法

七进制计数器



六进制计数器



本章结束

本章结束